FPGA Development Tools Engineer

Firma: Intel

W Q4 2023 roku, Intel ogłosił, że Altera zostanie zgłoszona jako oddzielna jednostka biznesowa od 1 stycznia 2024 roku, z dalszym wsparciem ze strony Intel. Stanowisko to jest zgodne z tą strategią samodzielnej działalności i w przyszłości ma zostać przekształcone w odrębną firmę.

Zespół Quartus Compiler Placer w Toronto specjalizuje się w opracowywaniu najnowocześniejszych algorytmów w C++ do mapowania obwodów cyfrowych na nasze urządzenia FPGA. Wykorzystujemy różne algorytmy optymalizacyjne i techniki AI do rozwiązania problemu rozmieszczenia, w tym:

• Metody rozmieszczenia analitycznego do globalnej optymalizacji rozmieszczenia
• Algorytmy wyżarzania do precyzyjnej optymalizacji rozmieszczenia
• Rozwiązanie przepływu sieci dla twardych ograniczeń rozmieszczenia

Głównym celem plasera jest generowanie niemal optymalnych wyników w celu znalezienia fizycznej lokalizacji dla każdego bloku w projekcie użytkownika przy rozsądnym czasie wykonywania, optymalizując jednocześnie czas projektowania w celu osiągnięcia zamknięcia czasowego dla docelowej częstotliwości projektowania.

Rola ta obejmuje badania, projektowanie, rozwój i optymalizację narzędzi programowych umożliwiających korzystanie z programowalnych matryc logicznych (FPGA). Wykorzystasz swoją solidną wiedzę na temat sprzętu FPGA, projektowania logiki, projektowania płyt i urządzeń półprzewodnikowych, aby przyspieszyć projekty w takich dziedzinach jak głębokie uczenie, algorytmy DSP czy analiza danych.

• Tytuł BS z 10+ latami doświadczenia w dziedzinie inżynierii elektrycznej, inżynierii komputerowej, informatyki lub pokrewnej dziedziny
• Tytuł MS z 8+ latami doświadczenia w przemyśle lub tytuł PhD z 6+ latami doświadczenia w przemyśle oprogramowania

• Minimum 8 lat programowania w C++ w środowisku Linux/Unix
• Minimum 6 lat doświadczenia w przepływie rozwoju FPGA lub ASIC

• Doświadczenie w kodowaniu C++ i rozwoju wysokowydajnych równoległych systemów programowych
• Doświadczenie w pracy z nowoczesnymi, dużymi bazami kodów modułowych
• Doświadczenie w rozwijaniu algorytmów optymalizacji rozmieszczenia EDA/CAD dla FPGA lub ASIC
• Doświadczenie w podejściach optymalizacji rozmieszczenia FPGA w zakresie rozmieszczenia analitycznego, klastrowania lub szczegółowego rozmieszczenia
• 2+ lat doświadczenia z Altera Quartus lub Xilinx Vivado
• Doświadczenie w językach skryptowych, takich jak Python, Perl lub TCL

Rodzaj pracy: Doświadczony zatrudniony

Zmiana: Zmiana 1 (Kanada)

Główna lokalizacja: Toronto, Kanada

Dodatkowe lokalizacje: N/A

Grupa rozwiązań programowalnych (PSG) została utworzona w wyniku przejęcia Altery. W ramach Intela, PSG tworzy wiodące na rynku programowalne urządzenia logiczne, które oferują lepsze możliwości niż obecne rozwiązania. Łącząc wiodącą technologię FPGA firmy Altera i wsparcie klienta z światowej klasy możliwościami produkcyjnymi półprzewodników Intela, klienci mogą tworzyć następne gener