Platform Memory Controller Architect, Silicon

W Google nasze wyzwania obliczeniowe są tak duże, złożone i unikalne, że standardowy sprzęt nie jest wystarczający. Projektujemy i tworzymy sprzęt, oprogramowanie i technologie sieciowe, które napędzają usługi używane przez miliony ludzi na całym świecie. Jako Inżynier Sprzętu specjalizujący się w sercu naszej zaawansowanej infrastruktury obliczeniowej, będziesz projektować, rozwijać i produkować systemy od najniższego poziomu projektowania obwodów do wielkoskalowych systemów trafiających do masowej produkcji w naszych centrach danych.

Wykorzystując swoje umiejętności techniczne i przywódcze, będziesz prowadzić kompleksowe projekty badawcze w różnych obszarach w obiektach centrów danych. Będziesz zarządzać zespołem odpowiedzialnym za instalację sprzętu, rozwiązywanie problemów i debugowanie, zapewniając sprawność i efektywność operacji. Twoja praca może kształtować przyszłość naszych zaawansowanych centrów danych, bezpośrednio wpływając na miliony użytkowników.

Misją Google jest organizowanie światowych informacji i uczynienie ich powszechnie dostępnymi i użytecznymi. Nasz zespół łączy Google AI, oprogramowanie i sprzęt, aby tworzyć transformacyjne doświadczenia. Dążymy do badania, projektowania i rozwijania technologii i sprzętu, które przyspieszają, usprawniają i zwiększają moc obliczeniową, poprawiając życie ludzi przez innowacje.

• Tytuł licencjata w dziedzinie elektrotechniki, inżynierii komputerowej, informatyki lub pokrewnej dziedziny, lub równoważne doświadczenie praktyczne.
• 5 lat doświadczenia w architekturze/mikroarchitekturze kontrolerów pamięci.
• Doświadczenie w analizie wydajności architektury ASIC, narzędziach i symulatorach na różnych poziomach abstrakcji (np. Cycle Accurate, TLM, lub Functional).

• Tytuł magistra lub doktorat w dziedzinie elektrotechniki, inżynierii komputerowej lub informatyki.
• Doświadczenie w programowaniu w C/C++/Python.
• Doświadczenie w pracy z rozwiązaniami dostawców zewnętrznych.
• Doświadczenie w projektowaniu, wdrażaniu lub walidacji RTL dla Fabric, MMUs, Caches lub kontrolerów pamięci.
• Znajomość języków HDL, takich jak System Verilog, Verilog.
• Zrozumienie spójnych interkonektów, cache'y lub systemów pamięci.

• Badanie i ocena wyborów projektowych architektury dla kontrolera pamięci DRAM i całego systemu pamięci.
• Tworzenie specyfikacji architektonicznych sprzętu dla kontrolera pamięci IP nowej generacji.
• Współpraca z innymi architektami sprzętu i oprogramowania w celu zrozumienia i poprawy architektury.
• Rozwijanie modeli C, symulowanie i analizowanie kompromisów wydajności i mocy.
• Praca z zespołami ds. projektowania sprzętu, weryfikacji, emulacji i walidacji w celu rozwijania i testowania architektury sprzętowej.

Nazwa firmy: Google
Stanowisko: Architekt kontrolera pamięci Platformy, Krzem