Senior Analog Layout Engineer

Publié : 21 juin 2024
Heures Hebdomadaires : 40
Numéro de Rôle : 200537002

Rejoignez le Groupe d'Ingénierie Silicon (SEG) d'Apple et jouez un rôle clé dans la création de la prochaine génération de systèmes sur puce (SOC) d'Apple. Nos SOC, comprenant des milliards de transistors, sont au cœur de dispositifs de renommée mondiale comme les iPhones, iPads et Macs. Nous recherchons des responsables de disposition analogique senior hautement qualifiés pour propulser l'évolution des circuits analogiques/mixte-signal (AMS), y compris les SerDes, PLL et capteurs.

En tant que responsable de disposition senior, vous jouerez un rôle crucial dans la transformation des concepts de conception en silicium. Collaborez étroitement avec les concepteurs de circuits et utilisez des outils avancés pour concevoir des conceptions analogiques personnalisées qui optimisent les performances des produits révolutionnaires d'Apple. Dans cet environnement dynamique et innovant, vous apprendrez en permanence et travaillerez avec des équipes multidisciplinaires talentueuses.

Ce rôle est idéal pour les ingénieurs autonomes passionnés par la technologie de pointe, qui cherchent à accélérer leur croissance professionnelle et qui prospèrent dans un environnement axé sur les résultats. Si vous êtes désireux de contribuer aux produits révolutionnaires d'Apple, cet endroit est fait pour vous. Vous aurez la chance de travailler sur des produits de nouvelle génération, de relever des défis et d'élargir vos compétences dans une culture de travail dynamique et innovante.

Les ingénieurs/responsables de disposition senior jouent un rôle crucial dans la livraison des IP analogiques mixtes dans un flux SOC. Les principales responsabilités incluent :

• Développer des dispositions sophistiquées pour des circuits mixtes-signal et analogiques.
• Examiner les plans d'implantation et analyser des circuits complexes aux côtés des concepteurs de circuits.
• Exécuter des ensembles complets d'outils de vérification de conception, planifier/sélectionner le travail et coordonner des compromis de disposition critiques.
• Interpréter les rapports LVS, DRC, et ERC pour garantir que la disposition respecte les spécifications et attentes d'ingénierie.

Les qualifications requises incluent :

• Plus de 10 ans d'expérience en conception de disposition analogique/mixte-signal, en se concentrant sur les circuits CMOS submicroniques profonds et au moins 3+ années en technologies FinFET.
• Connaissance en programmation/scripting en SKILL, Perl, TCL, Shell et/ou Python.
• Maîtrise des concepts de l'intelligence artificielle et de l'apprentissage machine.
• Expertise dans la mise en œuvre de conceptions de disposition analogique répondant à des exigences strictes de mise en correspondance, faible bruit et faible consommation d'énergie.
• Expérience des meilleures pratiques analogiques et DFM et identification des meilleures approches de résolution de problèmes.
• Grande maîtrise de la planification d'implantation personnalisée et basée sur des cellules standard, ainsi que l'assemblage hiérarchique de la disposition.
• Compréhension technique de la chute d'IR, du retard RC, de l'électromigration, de l'auto-échauffement et de la capacité de couplage.
• Compétences solides pour interpréter les rapports de vérification physique (DRC, ERC, LVS, etc.).
• Expérience de l'utilisation des fonctionnalités avancées de Cadence Virtuoso (XL, EAD, APR et Constraint Manager).
• Excellentes compétences en communication et capacité à travailler avec des équipes transfonctionnelles.

Compétences supplémentaires (préférées) :

• Cadence Innovus
• Expérience en automatisation CAO
• Expérience en création de Pcell

BSEE, MSEE, ou équivalent avec plus de 10 ans d'expérience pertinente. Un focus sur les circuits intégrés mixtes-signal et RF est avantage