Główny Architekt SoC, NPU AI/ML

Przegląd laboratorium:

Wizją Laboratorium SOC Samsunga jest oferowanie innowacyjnej architektury SoC, podsystemów autobusowych/pamięci, podsystemów multimedialnych oraz kluczowych bloków IP dla przyszłych produktów Samsung Galaxy (smartfony, tablety i przyszłe urządzenia). Kształtujemy rozwój architektury SoC o wysokiej wydajności dla różnych linii urządzeń Galaxy. To laboratorium pracuje we współpracy ze strategicznymi partnerami SoC Samsunga, zespołem centrali Samsung MX oraz zasadniczymi zespołami R&D na całym świecie, aby innowować i tworzyć na nowo technologię, która pozytywnie wpłynie na miliony ludzi na całym świecie poprzez produkty flagowe Galaxy.

Podsumowanie stanowiska:

Szukamy głównego architekta SOC, NPU dla następnej generacji SOC. Jest to bardzo eksponowana rola praktyczna, prowadząca indywidualne i zespołowe wkłady do architektury podsystemu NPU [AI/ML], interfejsu, wydajności i kompromisów energetycznych.

Obowiązki na stanowisku:

• Kierowanie rozwijaniem innowacyjnych funkcji architektonicznych i mikroarchitektonicznych NPU, aby poprawić PPA (Performance, Power and Area) w różnych celowanych obciążeniach w SOC następnej generacji.
• Identyfikacja i dostarczanie propozycji architektonicznych dla podsystemów NPU dla produktów na nowych i istniejących rynkach.
• Demonstracja dobrej znajomości istniejących algorytmów AI/ML wykorzystywanych w aplikacjach dla smartfonów, AR/VR/XR.
• Ocenianie korzyści z propozycji architektonicznych we współpracy z zespołem architektów SoC i komunikowanie wyników inżynierom związanym z tematem (SW, HW, Architektura, Zarządzanie).
• Przeprowadzanie modelowania/wykorzystywania symulacji i analizy na wysokim poziomie funkcji NPU, aplikacji, benchmarków i skomplikowanych przypadków użycia.
• Kierowanie, praktyczne działanie i koordynowanie modelowania wydajności oraz badań mających na celu wsparcie uwzględnienia tych funkcji w SoC następnej generacji.
• Dostarczanie propozycji architektonicznych/mikroarchitektonicznych i specyfikacji zespołowi projektowemu i wyjaśnianie ich skutecznie różnym odbiorcom, od inżynierów sprzętowych i programistów po kolegów z zakresu architektury i liderów technologicznych.
• Współpraca z zespołami silikonowymi i platformowymi oraz zespołami produktów w celu weryfikacji i debugowania propozycji i jej dostarczonej wydajności.
• Współpraca między zespołami w celu przekształcenia propozycji mikroarchitektonicznych w konkrety na całym SoC, Driverze, OS, Systemie poprzez szczegółową dokumentację.

Wymagane umiejętności:

• Licencjat, magister lub doktorat z informatyki/inżynierii, lub równoważne połączenie edukacji, szkolenia i doświadczenia.
• Ponad 15 lat doświadczenia w projektowaniu i architekturze SOC lub ASIC.
• Bezpośrednie doświadczenie (> 7 lat) w architekturze lub mikroarchitekturze podsystemu NPU jest wymagane.
• Wysoka biegłość w analizie architektonicznej i modelowaniu wydajności, począwszy od prostych modeli analitycznych do skomplikowanych modeli wydajności cyklu dokładnego i korelacji, zwłaszcza wokół IP NPU.
• Umiejętność wykorzystania istniejących możliwości symulacji [GEM5, FastSIM, Platform Architect] lub tworzenia nowych możliwości symulacji w razie potrzeby.
• Szczegółowa znajomość infrastruktury listwy ARM (ACE/AXI/AHB), architektury GPU oraz nowych rozwojów.
• Liderowanie grup sprzętowych, oprogramowania i platform w celu zbiegnięcia wszystkich stron do wspólnej wizji.