Senior ASIC Physical Design and Timing Engineer

Ви досвідчений та мотивований інженер з фізичного проектування та синхронізації ASIC, який прагне кинути виклик собі та зробити внесок у новаторські інновації? NVIDIA, компанія, яка безперервно переосмислює себе понад два десятиліття, запрошує вас стати частиною нашої динамічної команди, що швидко зростає.

Піонерський винахід GPU компанією NVIDIA у 1999 році започаткував революцію у світі ПК-гр та заново визначив сучасну комп’ютерну графіку, а також трансформував паралельну обчислювальну техніку. Останнім часом наша технологія глибокого навчання на базі GPU стала рушійною силою сучасного штучного інтелекту, що привело до нової епохи обчислень. У NVIDIA ми постійно адаптуємося та еволюціонуємо, беручи на себе нові можливості, що мають значення для світу. Наша місія полягає у розширенні людської винахідливості та інтелекту.

• Ведення фізичного проектування та синхронізації високочастотних, малопотужних CPU, GPU, DPU та SoCs на різних рівнях (блок, кластер, повний чіп).
• Допомога у впровадженні процесів frontend та backend від RTL до GDS2, включаючи синтез, перевірку еквівалентності, планування поверхні, таймінг-констрейнти, збіжність таймінгу та потужності, реалізацію ECO.
• Співпраця з крос-функціональними командами для досягнення успіху проекту.
• Застосування вашого досвіду для покращення потоків збіжності у співпраці з Методологічною командою.

• Ступінь бакалавра у галузі електротехніки або комп'ютерної інженерії з 5+ роками досвіду, або магістра з 2+ роками досвіду у синтезі та синхронізації.
• Практичний досвід з повним чіпом або підчіповим статичним аналізом синхронізації (STA), генерацією таймінг-констрайнів та збіжністю синхронізації.
• Експертиза у вирішенні проблем затримок через кроссток, шумових глітчів та електричних/виробничих правил у процесах глибокої субмікронної технології.
• Професіоналізм у техніках фізичного проектування та оптимізації, таких як розміщення, маршрутизація, розмір клітинок, буферизація, реструктуризація логіки та ECO.
• Знання логічного синтезу та перевірки еквівалентності/формальної верифікації.
• Володіння стандартними індустріальними інструментами EDA та мовами програмування/скриптовими мовами (наприклад, Perl, Tcl, Python).

• Досвід з високопродуктивними проектами, такими як реалізація та збіжність таймінгу CPU, GPU, або мережевих процесорів.
• Глибоке розуміння апаратної архітектури та навички у проектуванні RTL/логіки для закриття таймінгу.
• Знання DFT логіки та досвід з таймінговим закриттям DFT для різних режимів (наприклад, сканування, капчур, переходи на помилки, BIST).
• Розуміння технології глибокої субмікронної технології та варіацій процесу, включаючи моделювання та розгляди збіжності.
• Досвід з схемами, SPICE симуляці