Senior ASIC Physical Design and Timing Engineer

Czy jesteś utalentowanym i zmotywowanym inżynierem ds. projektowania fizycznego i synchronizacji ASIC, szukającym wyzwań i chcącym wnieść wkład w przełomowe innowacje? NVIDIA, firma, która nieprzerwanie się odradza od ponad dwóch dekad, zaprasza Cię do dołączenia do naszego dynamicznego i rosnącego zespołu.

Pionierski wynalazek GPU przez NVIDIA w 1999 roku zapoczątkował rewolucję w grach na PC, zredefiniował współczesną grafikę komputerową i przekształcił obliczenia równoległe. Ostatnio nasza technologia głębokiego uczenia GPU napędza rozwój nowoczesnej sztucznej inteligencji, wprowadzając kolejny etap w erze komputerów. W NVIDIA nieustannie dopasowujemy się i ewoluujemy, podejmując nowe wyzwania istotne dla świata. Naszą misją jest wzmacnianie ludzkiej wynalazczości i inteligencji.

• Prowadzenie projektowania fizycznego i synchronizacji procesorów CPU, GPU, DPU i SoC o wysokiej częstotliwości i niskim poborze mocy na różnych poziomach (blok, klaster, cała kość).
• Wspieranie wdrażania procesów frontendowych i backendowych od RTL do GDS2, w tym synteza, sprawdzanie równoważności, planowanie układu, definiowanie ograniczeń czasowych, zbieżność czasowa i energetyczna oraz wdrażanie ECO.
• Współpraca z zespołami międzyfunkcyjnymi w celu realizacji projektu.
• Wykorzystywanie swojej wiedzy w celu poprawy przepływów zbieżności we współpracy z Zespołem Metodologii.

• Licencjat z inżynierii elektrycznej lub komputerowej oraz co najmniej 5 lat doświadczenia lub magisterium i co najmniej 2 lata doświadczenia w syntezie i synchronizacji.
• Praktyczne doświadczenie z analizą czasową całej kości lub podkości (STA), generowaniem ograniczeń czasowych i osiąganiem zbieżności czasowej.
• Ekspercka wiedza w rozwiązywaniu problemów opóźnienia krzyżowego, szumu zakłóceniowego oraz problemów związanych z regułami elektrycznymi/produkcyjnymi w procesach submikronowych.
• Zdolności w zakresie projektowania fizycznego i technik optymalizacji, takich jak rozmieszczanie, trasowanie, skalowanie komórek, buforowanie, restrukturyzacja logiki i ECO.
• Znajomość syntezy logicznej i sprawdzania równoważności/weryfikacji formalnej.
• Biegłość w obsłudze standardowych narzędzi EDA i języków programowania/skryptów (np. Perl, Tcl, Python).

• Doświadczenie z projektami o wysokiej wydajności, takimi jak wdrażanie i synchronizacja procesorów CPU, GPU lub sieciowych.
• Silne zrozumienie architektury sprzętowej i umiejętności projektowania RTL/logiki dla zbieżności czasowej.
• Znajomość logiki DFT oraz doświadczenie w zamykaniu czasu dla różnych trybów (np. testy przeskoku i przechwytywania, błędy przejścia, BIST).
• Zrozumienie technologii submikronowych oraz wariacji procesowych, w tym modelowania i rozważań związanych z zbieżnością.
• Doświadczenie z obwodami, symulacjami SPICE, analizą STA na poziomie tranzystora oraz rozwojem/metodologią/automatyzacją przepływów.

Podstawowy zakres wynagrodzenia na tym stanowisku wynosi od 128 000 do 258 750 USD, w zależności od lokal