Integration Methodology and Flow Physical Design Engineer, Silicon

Qualifications Minimales :

• Diplôme de licence en génie électrique, génie informatique, informatique ou dans un domaine connexe, ou expérience pratique équivalente.
• 5 ans d'expérience dans l'intégration SoC axée sur la conception à faible consommation d'énergie.
• Expérience dans le développement de flux d'intégration SoC basé sur une nouvelle technologie de processus et de tape-out.
• Maîtrise des langages de script tels que Python, Bash et Tcl pour l'automatisation des flux de travail et la visualisation des données.
• Expérience dans le développement de flux de conception physique et la clôture de conception pour plusieurs ASIC/SoCs.

Qualifications Préférées :

• Master ou doctorat en génie électrique, génie informatique ou informatique avec une emphase sur l'architecture des ordinateurs.
• Expérience dans l'intégration de System-on-a-Chip (SoC), y compris l'intégration et la clôture de circuits intégrés 2.5D et 3D.
• Expérience dans l'extraction de paramètres de conception ASIC, les métriques de Qualité des Résultats (QoR) et l'analyse des tendances.
• Expérience en co-optimisation pour permettre le développement sensible au calendrier en tenant compte de la complexité des blocs, des domaines de puissance, de l'horloge, de la congestion, etc.

À propos du poste :

Chez Google, nos défis computationnels sont vastes, complexes et uniques nécessitant des solutions personnalisées qui ne peuvent pas être trouvées sur étagère. En tant qu'ingénieur matériel, vous concevrez et construirez les systèmes alimentant l'infrastructure informatique la plus grande et la plus avancée du monde. De la conception de circuits à la conception de grands systèmes, et la fabrication à grande échelle, votre travail impactera des millions d'utilisateurs de Google. Vous tirerez parti de votre expertise technique pour diriger des projets dans plusieurs domaines d'ingénierie au sein des installations de centres de données, y compris la construction et le dépannage/débogage avec des fournisseurs.

La mission de Google est d'organiser l'information du monde et de la rendre universellement accessible et utile. Notre équipe réunit le meilleur de l'IA de Google, du logiciel et du matériel pour créer des expériences révolutionnaires. Nous concevons et développons de nouvelles technologies et du matériel pour rendre l'informatique plus rapide, transparente et plus puissante, améliorant la vie par l'innovation.

Salaire de base aux États-Unis :

La fourchette de salaire de base aux États-Unis pour ce poste à temps plein est de 150 000 $ à 223 000 $, plus bonus, actions et avantages. Les fourchettes de salaire sont déterminées par le rôle, le niveau et le lieu, reflétant les salaires cibles minimum et maximum pour le poste dans tous les locaux américains. Votre recruteur discutera de la fourchette de salaire spécifique pour votre lieu de travail préféré pendant le processus de recrutement. Veuillez noter que les détails de la compensation énumérés sont pour le salaire de base uniquement et n'incluent pas le bonus, les actions ou les avantages.

En savoir plus sur les avantages chez Google.

Responsabilités :

• Développer, soutenir et exécuter le développement et l'exécution du flux d'intégration SoC, y compris plusieurs scénarios de planification de taille de puce, planification de bosses, placements d'IO et de blocs, planification des régions d'alimentation, planification du routage de la mise en page et grille de graphiques de produits avec plusieurs régions d'alimentation.
• Superviser la planification et la mise en œuvre de l'intégration des bosses/micro-bosses au package, en incorporant les retours d'information basés sur le package dans la conception de haut niveau.
• Assurer que l'intégration SoC est conviviale, facile à mettre en œuvre et atteint les objectifs de Puissance, Performance et Surface (PPA).
• Assurer que les planifications de plusieurs domaines de puissance Électromigration/Tension (EM/IR) et de bosses répondent aux exigences de fiabilité.